数字电路基础实验

写Verilog最重要的是心中要有电路图（这个是官方说法），我觉得也可以理解为你要能知道你自己写出来的Verilog代码能够综合出什么东西来。
以下部分是必做题：
实验一 选择器
实验二 译码器和编码器
实验三 加法器与ALU
实验六 移位寄存器及桶形移位器
实验七 状态机及键盘输入
前面三个都很简单，这里我给出做第六第七的思路和代码。
实验六 移位寄存器及桶形移位器

RTL代码
点击查看代码[code]module top(    input  clk,    input  rst,    input  [7:0] in,    output [6:0] seg0, // 改为 7 位    output [6:0] seg1  // 改为 7 位);reg [7:0] tmp;reg [6:0] di;  // 7 位reg [6:0] gao; // 7 位always @(posedge clk or posedge rst) begin     if (rst) begin        tmp

感谢分享，学习下。

感谢分享

感谢分享，学习下。

喜欢鼓捣这些软件，现在用得少，谢谢分享！

过来提前占个楼

谢谢分享，试用一下

过来提前占个楼

收藏一下   不知道什么时候能用到

yyds。多谢分享

这个有用。

谢谢分享，辛苦了

谢谢分享，试用一下

很好很强大  我过来先占个楼 待编辑

感谢分享，下载保存了，貌似很强大

这个有用。

谢谢分享，试用一下

不错，里面软件多更新就更好了

这个好，看起来很实用

感谢分享