泡市 发表于 7 天前

谢谢分享，试用一下
页: 1 [2]
查看完整版本: 【转载】Verilog对数据进行四舍五入（round）与饱和（saturation）截位